Considere um Flip-Flop JK, com clock ativado em borda de des...

Próximas questões
Com base no mesmo assunto
Ano: 2023 Banca: COSEAC Órgão: UFF Prova: COSEAC - 2023 - UFF - Engenheiro/Área: Elétrica |
Q2160283 Engenharia Eletrônica
Considere um Flip-Flop JK, com clock ativado em borda de descida (↓) e com duas entradas assíncronasImagem associada para resolução da questão Podemos afirmar que quando: J =0 , K = 0, clock =  Imagem associada para resolução da questão,  a saída Q será :
Alternativas